|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (referee) ; Trefzer,, Martin (referee) ; Sekanina, Lukáš (advisor)
Spotřeba a energetická efektivita se stává jedním z nejdůležitějších parametrů při návrhu počítačových systémů, zejména kvůli omezené kapacitě napájení u zařízení napájených bateriemi a velmi vysoké spotřebě energie rostoucích datacenter a cloudové infrastruktury. Současně jsou uživatelé ochotni do určité míry tolerovat nepřesné nebo chybné výpočty v roustoucím počtu aplikací díky nedokonalostem lidských smyslů, statistické povaze výpočtů, šumu ve vstupních datech apod. Přibližné počítání, nová oblast výzkumu v počítačovém inženýrství, využívá rozvolnění požadavků na funkčnost za účelem zvýšení efektivity počítačových systémů, pokud jde o spotřebu energie, výpočetní výkon či složitost. Aplikace tolerující chyby mohou být implementovány efektivněji a stále sloužit svému účelu se stejnou nebo mírně sníženou kvalitou. Ačkoli se objevují nové metody pro návrh přibližně počítajících výpočetních systémů, je stále nedostatek automatických návrhových metod, které by nabízely velké množství kompromisních řešení dané úlohy. Konvenční metody navíc často produkují řešení, která jsou daleko od optima. Evoluční algoritmy sice přinášejí inovativní řešení složitých optimalizačních a návrhových problémů, nicméně trpí několika nedostatky, např. nízkou škálovatelností či vysokým počtem generací nutných k dosažení konkurenceschopných výsledků. Pro přibližné počítání je vhodný zejména multikriteriální návrh, což existující metody většinou nepodporují. V této práci je představen nový automatický multikriteriální paralelní evoluční algoritmus pro návrh a aproximaci digitálních obvodů. Metoda je založena na kartézském genetickém programování, pro zvýšení škálovatelnosti byla navržena nová vysoce paralelizovaná implementace. Multikriteriální návrh byl založen na principech algoritmu NSGA-II. Výkonnost implementace byla vyhodnocena na několika různých úlohách, konkrétně při návrhu (přibližně počítajících) aritmetických obvodů, Booleovských funkcích s vysokou nelinearitou či přibližných logických obvodů pro tří-modulovou redundanci. V těchto úlohách bylo dosaženo význammých zlepšení ve srovnání se současnými metodami.
|
|
|
Evolutionary Circuit Design at the Transistor Level
Žaloudek, Luděk ; Vašíček, Zdeněk (referee) ; Sekanina, Lukáš (advisor)
This project deals with evolutionary design of electronic circuits with an emphasis on digital circuits. It describes the theoretical basics for the evolutionary design of circuits on computer systems, including the explanation of Genetic Programming and Evolutionary Strategies, possible design levels of electronic circuits, CMOS technology overview, also the overview of the most important evolutionary circuits design methods like development and Cartesian Genetic Programming. Next introduced is a new method of digital circuits design on the transistor level, which is based on CGP. Also a design system using this new method is introduced. Finally, the experiments performed with this system are described and evaluated.
|
|
|
Digital signal processing application based on residue number system
Rolko, Maroš ; Bohrn, Marek (referee) ; Younes, Dina (advisor)
Tato práce se zabývá systémem zbytkových tříd a jeho aplikacemi v digitálních obvodech. První část se zabývá VHDL návrhem různých typů sčítaček v systému zbytkových tříd a jejich porovnání se standartními sčítačkami. V druhé části je implementován obrázkový processor který pracuje v systému zbytkových tříd a jeho výkonostní analýza. V textu je popsán postup návrhu a jsou prezentovány výsledky analýz.
|
|
|
Design of FPGA Development Kit
Zach, Petr ; Levek, Vladimír (referee) ; Fujcik, Lukáš (advisor)
This bachelor thesis focuses on the design of a FPGA development kit for the development and implementation of logic circuits. The first chapter describes the various types of programmable logic devices and compares their advantages and disadvantages. Furthermore, the first chapter also describes the most common configurations of programmable logic devices and compares them to each other. The second chapter provides an in-depth description of the 7 series Xilinx FPGA architecture. The third chapter describes the design of the development kit and the programming device. Furthermore, the third chapter summarizes the available resources of the used FPGA as well as the devices and ports that are part of the development kit, and compares the development kit to other development kits available on the market. The final chapter outlines the process of producing and testing a development kit prototype.
|
|
|
Evolutionary Combinational Circuit Resynthesis
Pták, Ondřej ; Schwarz, Josef (referee) ; Sekanina, Lukáš (advisor)
This project deals with combinational digital circuits and their optimization. First there are presented main levels of abstraction utilized in the design of combinational digital circuits. Afterwards different methods are surveyed for optimization of combinational digital circuits. The next part of this project is mainly devoted to evolutionary algorithms, their common characteristics and branches: genetic algorithms, evolutionary strategies, evolutionary programming and genetic programming. The variant of genetic programming called Cartesian Genetic Programming (CGP) and the use of CGP in various areas, particularly in the synthesis and optimization of combinational logic circuits are described in detail. The project also discusses some modifications of CGP and the scalability problem of evolutionary circuit design. Consequential part of this thesis describes the method for evolution resynthesis of combinational digital circuits. There is description of design, especially the method of splitting circuits into subcircuits, and implementation details. Finally experiments with these method and their results are described.
|
|
|
Dynamic Approximation of Digital Circuits
Jásenský, Michal ; Hrbáček, Radek (referee) ; Sekanina, Lukáš (advisor)
This bachelor's thesis deals with design of a method based on cartesian genetic programming, which allows the evolutionary design of circuits capable of dynamic reconfiguration. The goal of reconfiguration is to dynamically change the number of used components and thereby to change the accuracy of calculation. In this thesis, implementation of the proposed method is described. The method is experimentally verified and demonstrated on several selected circuits.
|
|
|
Library for Visualization of Digital Circuits
Scherfel, Walter ; Mrázek, Vojtěch (referee) ; Vašíček, Zdeněk (advisor)
This bachelor thesis is devoted to the automated schematic generation. The primary goal is to design and implement a library for visualization of digital circuits. The library is implemented in C++ language and depends on a popular Boost (used for work with XML structure and parsing input) and Qt (used for visualization) library. The library is designed in such a way that it can be easily embedded into a user application.
|
|
|
Design of FPGA Development Kit
Zach, Petr ; Levek, Vladimír (referee) ; Fujcik, Lukáš (advisor)
This bachelor thesis focuses on the design of a FPGA development kit for the development and implementation of logic circuits. The first chapter describes the various types of programmable logic devices and compares their advantages and disadvantages. Furthermore, the first chapter also describes the most common configurations of programmable logic devices and compares them to each other. The second chapter provides an in-depth description of the 7 series Xilinx FPGA architecture. The third chapter describes the design of the development kit and the programming device. Furthermore, the third chapter summarizes the available resources of the used FPGA as well as the devices and ports that are part of the development kit, and compares the development kit to other development kits available on the market. The final chapter outlines the process of producing and testing a development kit prototype.
|
|
|
Automated Multi-Objective Parallel Evolutionary Circuit Design and Approximation
Hrbáček, Radek ; Fišer, Petr (referee) ; Trefzer,, Martin (referee) ; Sekanina, Lukáš (advisor)
Spotřeba a energetická efektivita se stává jedním z nejdůležitějších parametrů při návrhu počítačových systémů, zejména kvůli omezené kapacitě napájení u zařízení napájených bateriemi a velmi vysoké spotřebě energie rostoucích datacenter a cloudové infrastruktury. Současně jsou uživatelé ochotni do určité míry tolerovat nepřesné nebo chybné výpočty v roustoucím počtu aplikací díky nedokonalostem lidských smyslů, statistické povaze výpočtů, šumu ve vstupních datech apod. Přibližné počítání, nová oblast výzkumu v počítačovém inženýrství, využívá rozvolnění požadavků na funkčnost za účelem zvýšení efektivity počítačových systémů, pokud jde o spotřebu energie, výpočetní výkon či složitost. Aplikace tolerující chyby mohou být implementovány efektivněji a stále sloužit svému účelu se stejnou nebo mírně sníženou kvalitou. Ačkoli se objevují nové metody pro návrh přibližně počítajících výpočetních systémů, je stále nedostatek automatických návrhových metod, které by nabízely velké množství kompromisních řešení dané úlohy. Konvenční metody navíc často produkují řešení, která jsou daleko od optima. Evoluční algoritmy sice přinášejí inovativní řešení složitých optimalizačních a návrhových problémů, nicméně trpí několika nedostatky, např. nízkou škálovatelností či vysokým počtem generací nutných k dosažení konkurenceschopných výsledků. Pro přibližné počítání je vhodný zejména multikriteriální návrh, což existující metody většinou nepodporují. V této práci je představen nový automatický multikriteriální paralelní evoluční algoritmus pro návrh a aproximaci digitálních obvodů. Metoda je založena na kartézském genetickém programování, pro zvýšení škálovatelnosti byla navržena nová vysoce paralelizovaná implementace. Multikriteriální návrh byl založen na principech algoritmu NSGA-II. Výkonnost implementace byla vyhodnocena na několika různých úlohách, konkrétně při návrhu (přibližně počítajících) aritmetických obvodů, Booleovských funkcích s vysokou nelinearitou či přibližných logických obvodů pro tří-modulovou redundanci. V těchto úlohách bylo dosaženo význammých zlepšení ve srovnání se současnými metodami.
|
|
|
Dynamic Approximation of Digital Circuits
Jásenský, Michal ; Hrbáček, Radek (referee) ; Sekanina, Lukáš (advisor)
This bachelor's thesis deals with design of a method based on cartesian genetic programming, which allows the evolutionary design of circuits capable of dynamic reconfiguration. The goal of reconfiguration is to dynamically change the number of used components and thereby to change the accuracy of calculation. In this thesis, implementation of the proposed method is described. The method is experimentally verified and demonstrated on several selected circuits.
|
guest ::
